目前的晶圓都是由矽元素生(shēng)産制成，已知矽原子的直徑大約是0.22nm，再考慮到原子之間的距離，理論極限至少是0.5nm，但肯定沒有任何公司可(kě)以做到。普遍認爲3nm将是芯片制程工藝的極限。

事(shì)實上自(zì)從晶體管制造工藝進入10nm時代之後(hòu)，繼續提升制程工藝變得(dé / de / děi)原來越困難，特别是Intel在14nm工藝上足足停留了 5 年(nián)之久，因此想要(yào / yāo)繼續提升芯片性能(néng)最好的辦法就(jiù)是另辟蹊徑。

日前，複旦大學科研團隊近日在集成電路基礎研究領域取得(dé / de / děi)一項突破。他們發(fā／fà)明了讓單晶體管“一個人幹兩個人的活”的新邏輯結構，使晶體管面積縮小50%，存儲計算的同步性也進一步提升。

複旦大學微電子學院教授周鵬指出：“這項研究工作的核心内容是利用(yòng)原子晶體硫化钼做出了新結構晶體管。在此基礎上，團隊發(fā／fà)明了新的單晶體管邏輯結構，在單晶體管上實現了邏輯運算的‘與’和‘或’。”因此原先需要(yào / yāo) 2 個獨立晶體管才能(néng)實現邏輯功能(néng)，現在隻要(yào / yāo) 1 個晶體管即可(kě)。

如(rú)果該發(fā／fà)明成果成功産業化，将推動集成電路向更輕、更快、更小、功耗更低方向發(fā／fà)展。相關研究成果已在線發(fā／fà)表于(yú)《自(zì)然•納米技術》。